Verilog 仿真激励
互联网

Verilog 仿真激励

本文介绍: 但是被测试模块输入端对应的变量应该声明为 reg 型,如 clk,rstn 等,...