1、实现功能：
FPGA芯片两个信号管脚分别是TTL_RX与TTL_TX，stm32读取FPGA采集信号TTL_RX的数据，再写到FPGA中通过TTL_TX发送出去，实现FPGA串口功能
2、大概方法：
①、FPGA中FIFO_RX和FIFO_TX,分别负责TTL_RX采集接收与TTL_TX发送功能
②、stm32通过FSMC nand flash 驱动与FPGA通讯，读取FIFO_RX接收到的数据，把想发送的数据写入FIFO_TX中
3、遇到的问题与解决方法：
①什么时候读写FPGA?
方法：FPGA中fifo有空、满、快空、快满信号，可以设置快空、快满触发条件，输出给STM32形成中断触发读写
②怎么保证数据在时间上连续，STM32接收到快满标志，去读FPGA时候，FPGA中FIFO_TX中数据已经发完了，这中间时间误差可能ns级的，但是TTL_TX信号中可能有几ns是默认的值，波特率不高可能看不出误码，但实际存在。
方法：FIFO_TX无数据，输出默认未知值，那么在程序启动时候先往FIFO_TX写入足够TTL_TX发送1~2ms的数据，STM32读写FPGA任务优先级调高，接收到FIFO_RX快满中断读写时间误差在1~2ms以内，那么TTL_TX发送的数据一定是TTL_RX接收的数据
③程序快满设置1024字节触发，但是STM32接收到中断只读1000字节，FIFO_RX为什么出现空信号？
方法：STM32接收FIFO_RX快满中断后在读FPGA数据过程中接收到快满中断丢弃
原因：STM32读FPGA过程中，FIFO_RX中数据剩余1023个，快满标志清零了，但FIFO_RX刚好这时候又采集到TTL_RX数据，恢复到1024个，再次触发快满标志，造成STM32读2*1000数据。
④FIFO_RX出现满标志，并且stm32没有接收到快满中断
原因：fpga启动后FIFO_RX不断接收，STM32可能启动慢或没到读FPGA数据
方法：通过STM32控制FPGA的FIFO启动时间（或操作FPGA且先读fpga，把FIFO_RX读空）
⑤fpga采样时钟2M正常，8M，16M后FIFO_TX再次出现②问题，但是fpga中的fifo资源有限，高速实现2ms缓存需求资源太大，芯片无法满足需求
方法：在STM32添加fifo
原文地址:https://blog.csdn.net/weixin_41719055/article/details/135286082
本文来自互联网用户投稿，该文观点仅代表作者本人，不代表本站立场。本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。
如若转载，请注明出处：http://www.7code.cn/show_53462.html
如若内容造成侵权/违法违规/事实不符，请联系代码007邮箱：suwngjj01@126.com进行投诉反馈，一经查实，立即删除！
