【【FPGA 之Micro Blaze的串口中断实验】】

FPGA 之Mic ro Blaze的串口 中断 实验

我们在使用 Mic r oBlaze 进行嵌入式系统设计的时候，通常会用到 AXI Ua rt lite IP 核与外部设备通信。AXI UART IP 核实现了 RS-232 通讯协议，并使得大家可以设置串口通信相关的波特率、奇偶校验位、停止位和数据位等参数。
AXI UART Li te IP 核具有以下特点：
对通过 axi4-lite 接口接收的字符执行并行到串行转换，并对从串行外围设备接收的字符执行串行到并行转换。
发送和接收 8、7、6 或 5 位字符，有一个停止位，并支持奇数、偶数或无奇偶位的配置。AXI UART Lite可以独立传输和接收数据。

对通过 axi4-lite 接口接收的字符执行并转串再把对外围设备接收的字符执行串转并
在这里插入图片描述

AXI Inter face（AXI 接口）：该模块实现了用于寄存器访问和数据传输的 AXI4-LITE 从接口。
UART Lite Reg i ste rs（UART Lite 寄存器模块）：此模块包括内存映射寄存器。它由一个控制寄存器、
一个状态寄存器和一对发射/接收 FIFO 组成，两个 FIFO 都有 16 个字符的深度。当接收 FIFO 变为非空或当
发送 FIFO 变为空时，生成上升沿敏感的中断。此中断可以通过使用中断启用/禁用信号来屏蔽。
UART Con tr ol（UART 控制模块）：该模块包括 Rx Contr ol（接收控制）、Tx Contr ol（发送控制）、
BRG (Baud Rate Gener ator)和 Interr upt Control（中断控制）四个模块。
AXI UART IP 核提供了 AXI4-Lite 接口，我们可以通过 AXI4-Lite 接口读取状态寄存器或配置 UART Control 模块（复位收发 FIFO、启用中断）。当 AXI UART 接收到上位机发送的数据后，Rx Control 模块根据 BRG 模块产生的波特率将串行的数据转化成并行数据，写入接收 FIFO，然后处理器通过 AXI4-Lite 接口读出接收 FIFO 中的数据；处理器中的数据也可以通过 AXI4-Lite 接口写入发送 FIFO，然后经 Tx Control根据 BRG 模块产生的波特率将并行数据转化为串行数据发送出去。

实验任务：是根据 AXI UART IP 核产生的中断信号，完成串口数据的收发。
在这里插入图片描述

这是我们添加中断之后的 block design

在这里插入图片描述

因为只是对 UART进行中断插入所以我们只需要添加 1个中断即可

下面是附带的main.c 的代码

#include "xil_exception.h"
 #include "xdebug.h"
 #include "xparameters.h"
 #include "xintc.h"
 #include "xuartlite.h"
 #include "xuartlite_l.h"

 #define UART_DEVICE_ID XPAR_UARTLITE_0_DEVICE_ID //串口器件 ID
 #define UART_INTR_ID XPAR_INTC_0_UARTLITE_0_VEC_ID //串口中断 ID
 #define INTC_ID XPAR_INTC_0_DEVICE_ID //中断控制器 ID

 #define RX_NOEMPTY XUL_SR_RX_FIFO_VALID_DATA // 接收 FIFO 非空

 static XIntc Intc; //中断控制器实例
 static XUartLite Uart; //串口实例

 void uart_handler(void *CallbackRef);

 int main(void){
 //初始化串口设备
 XUartLite_Initialize(&amp;Uart , UART_DEVICE_ID);
 //初始化中断控制器
 XIntc_Initialize(&amp;Intc, INTC_ID);
 //关联处理函数
 XIntc_Connect(&amp;Intc, UART_INTR_ID,(XInterruptHandler)uart_handler,&amp;Uart);
 //使能串口
 XUartLite_EnableInterrupt(&amp;Uart);
 //打开中断控制器
 XIntc_Start(&amp;Intc, XIN_REAL_MODE);
//使能中断控制器
 XIntc_Enable(&amp;Intc,UART_INTR_ID);
 //设置并打开中断异常处理功能
 Xil_ExceptionInit();
 Xil_ExceptionRegisterHandler(XIL_EXCEPTION_ID_INT,
 (Xil_ExceptionHandler)XIntc_InterruptHandler , &amp;Intc);
 Xil_ExceptionEnable();
 while(1);
 }

 void uart_handler(void *CallbackRef)//中断处理函数
 {
 u8 Read_data;
 u32 isr_status;
 XUartLite *InstancePtr= (XUartLite *)CallbackRef;

 //读取状态寄存器
 isr_status = XUartLite_ReadReg(InstancePtr-&gt;RegBaseAddress ,
 XUL_STATUS_REG_OFFSET);
 if(isr_status &amp; RX_NOEMPTY){ //接收 FIFO 中有数据
     //读取数据
 Read_data=XUartLite_ReadReg(InstancePtr-&gt;RegBaseAddress ,
 XUL_RX_FIFO_OFFSET);
 //发送数据
 XUartLite_WriteReg(InstancePtr->RegBaseAddress ,
 XUL_TX_FIFO_OFFSET, Read_data);
 }
 }